Título
Diseño e implementación de una tarjeta con FPGA RAM Y ROM externas
Autor
GEOVANNI ZEPEDA ARCE
Colaborador
SERGIO VERGARA LIMON (Asesor de tesis)
MARIA AURORA DIOZCORA VARGAS TREVIÑO (Asesor de tesis)
JOSE FERNANDO REYES CORTES (Asesor de tesis)
Nivel de Acceso
Acceso Abierto
Materias
Resumen o descripción
"El empleo de FPGAs (Field Programmable Gate Array) tiene ciertas ventajas, entre ellas la flexibilidad que se obtiene al desarrollar un prototipo. Un microprocesador o microcontrolador comercial tiene ciertas funciones que no pueden ser modificadas. En cambio, un FPGA puede ser reprogramado en poco tiempo con las funciones específicas que requiere un proyecto. En este trabajo se presenta el diseño e implementación de un microprocesador RISC (Reduced Instrucction Set Computer) de 32 bits destinado al control y automatización de sistemas. Las características principales del microprocesador son: una arquitectura Harvard y un conjunto de 16 instrucciones las cuales incluyen operaciones aritméticas con punto flotante (suma, resta, multiplicación y división), transferencia de datos, saltos condicionales y salto incondicional. Para la implementación de las instrucciones se diseñan los módulos: decodificador de instrucciones y Unidad Aritmética de Punto Flotante (ULA). El diseño de cada elemento se desarrolla en el lenguaje de descripción de hardware de Altera (AHDL). Para la instrumentación del sistema se diseña una tarjeta electrónica que tiene como base un FPGA Cyclone IV, una memoria RAM, una ROM y un módulo de interfaz inalámbrica Wi-Fi. La interfaz se utiliza para la carga, ejecución de algoritmos y la visualización de resultados desde un equipo de cómputo. Para demostrar la funcionalidad y practicidad de uso del sistema desarrollado, se presentan tres aplicaciones del sistema, este se aplicó en control de una mano robótica, en el control de un robot que emula los movimientos del cuello humano y en el control de un robot cartesiano de 3 grados de libertad. El procesador desarrollado permite resolver diversidad de problemas en forma secuencial suministrando versatilidad en la integración de sistemas digitales complejos, economizando recursos de hardware, esfuerzos de ingeniería y tiempo de desarrollo. "
Benemérita Universidad Autónoma de Puebla
Fecha de publicación
enero de 2018
Tipo de publicación
Tesis de maestría
Recurso de información
Formato
application/pdf
Idioma
Español
Audiencia
Público en general
Repositorio Orígen
Repositorio Institucional de Acceso Abierto RIAA-BUAP
Descargas
0